ESD靜電保護(hù)Layout指南(靜電保護(hù)二極管)

2024.07.01 華年商城瀏覽量: 555

能否成功地保護(hù)系統(tǒng)免受靜電放電 (ESD) 的影響,很大程度上取決于印刷電路板 (PCB) 設(shè)計(jì)?盡管選擇合適的瞬態(tài)電壓抑制器 (TVS) 是 ESD 保護(hù)策略的基本之道,但不在本文討論范圍內(nèi)?ti.com/esd 上的技術(shù)文檔提供了許多 ESD 選擇指南,可指導(dǎo)如何為特定系統(tǒng)選擇適當(dāng)?shù)?TVS 二極管類型?選擇適當(dāng)?shù)?TVS 后,利用本“ESD布局指南”列出的策略設(shè)計(jì) PCB 布局,將為 PCB 設(shè)計(jì)人員提供一條成功保護(hù)系統(tǒng)免受 ESD 影響的途徑?

1?引言

ESD 事件通常通過用戶接口(如電纜連接)或人工輸入設(shè)備(如鍵盤上的某個(gè)按鍵)迫使電流 IESD (參閱圖1-1)迅速進(jìn)入系統(tǒng)?使用 TVS 保護(hù)系統(tǒng)免受 ESD 影響,取決于 TVS 能否將 IESD 分流到地?要優(yōu)化 PCB 布局實(shí)現(xiàn) ESD 抑制,很大程度上需要設(shè)計(jì)出阻抗盡可能小的 IESD 接地路徑?在 ESD 事件中,提供給受保護(hù)集成電路(受保護(hù) IC)的電壓 VESD 是 IESD 和在其上的電路阻抗的函數(shù)?因?yàn)樵O(shè)計(jì)人員無(wú)法控制 IESD,所以降低對(duì)地阻抗是將 VESD 最小化的主要方法?

降低阻抗需要解決一些難題?主要問題在于,阻抗不能為零,否則受保護(hù)的信號(hào)線路就會(huì)對(duì)地短路?為了能夠在實(shí)際中應(yīng)用電路,受保護(hù)的線路需要能夠保持一定的電壓,通常具有高對(duì)地阻抗?這就是 TVS 適用的原因?

TVS 是一個(gè)二極管陣列(參閱圖 1-2 查看典型示例),其排列對(duì)電路中正常存在的電壓有極高的阻抗,但如果電壓超過設(shè)計(jì)范圍,在 IESD 損壞受保護(hù)的系統(tǒng)之前,TVS 二極管將擊穿并將 IESD 分流到地?因此,系統(tǒng)設(shè)計(jì)人員需要降低針對(duì) IESD 從 ESD 源經(jīng) TVS 至地的阻抗?

提供給 IESD 的阻抗是 TVS 的固有阻抗(在 TVS 二極管陣列和封裝中)以及 ESD 源與 TVS 接地之間的 PCB 布局的函數(shù)?TVS 通常設(shè)計(jì)成在其整體設(shè)計(jì)限制允許的范圍內(nèi)為 IESD 提供盡可能低的接地阻抗?選擇適當(dāng)?shù)?nbsp;TVS后,降低 PCB 布局上 ESD 源與 TVS 接地之間的阻抗是設(shè)計(jì)中的一個(gè)關(guān)鍵階段?

快速變化的 IESD 產(chǎn)生的另一個(gè)問題是,其關(guān)聯(lián)的快速變化的電磁場(chǎng) (EM) 會(huì)導(dǎo)致干擾 (EMI) 耦合到 PCB 的其他電路上,在 ESD 源和 TVS 之間的區(qū)域尤其如此?一旦 TVS 將 IESD 分流到地,TVS 與受保護(hù) IC 之間的布線應(yīng)該相對(duì)而言不受 EMI 的影響?因此,在 ESD 源與 TVS 之間,未受保護(hù)的電路不應(yīng)與 ESD 保護(hù)電路的布線相鄰?為了將 EMI 輻射降至最低,理想情況下,ESD 源與 TVS 之間的電路布線不應(yīng)有超過 45° 的拐角,或是具有大半徑的曲線?

在如今的 PCB 布局中,布板空間非常寶貴?IC,包括 TVS,都必須設(shè)計(jì)得非常緊湊?另外,IC 在 PCB 上的放置密度也在不斷地增加?多層 PCB 電路板和布線很大程度上依賴過孔來(lái)盡可能提高密度,從而減小系統(tǒng)尺寸,同時(shí)增加系統(tǒng)的特性設(shè)置?這種 PCB 架構(gòu)(特別是與層交換和過孔相關(guān))在通過 TVS 將 IESD 分流到地的過程中發(fā)揮著重要作用?使用過孔將電路布線到 TVS 的方式可能會(huì)在受保護(hù) IC 上產(chǎn)生巨大的 VESD 電壓差?通常,在 ESD源和 TVS 之間放置過孔有不利影響,但在某些情況下,設(shè)計(jì)人員不得不出此下策?即便在上述情況下,如果處理得當(dāng),仍然可以在受保護(hù) IC 上盡可能降低 VESD?

接地方案對(duì)于防止 ESD 非常關(guān)鍵?對(duì) TVS 使用機(jī)箱接地(不同于電感實(shí)現(xiàn)的數(shù)字和/或模擬接地),可以很好地避免 ESD 相關(guān)失效?然而,在多個(gè)接地平面上布線高速電路時(shí),這會(huì)帶來(lái)很大的挑戰(zhàn)?因此,許多設(shè)計(jì)對(duì)受保護(hù)電路使用公共接地?接地平面對(duì)于 TVS 成功消耗 IESD 卻不增加 VESD 必不可少?地面接地機(jī)箱的電氣連接,如用于機(jī)箱螺絲的 PCB 接地通孔,直接臨近 TVS 接地和 ESD 源的接地(例如,連接器屏蔽層),為受保護(hù) IC 處的接地偏移保持在最低限度提供了合理的方法?如果系統(tǒng)無(wú)法利用機(jī)箱地面接地,緊密耦合的多層接地平面可幫助將受保護(hù) IC 處的接地漂移保持在最低限度?

總結(jié)這些參數(shù),成功地保護(hù)系統(tǒng)免受 ESD 影響的因素包含:

•控制 TVS 周圍的阻抗,以消耗 ESD 電流 IESD

•限制 EMI 對(duì)未受保護(hù)的電路的影響

•正確使用過孔以將 TVS 消耗的 ESD 最大化

•為 TVS 設(shè)計(jì)阻抗極低的接地方案

2?優(yōu)化 ESD 耗散的 PCB 布局指南

2.1 優(yōu)化阻抗以耗除 ESD

在受控 RLC 值以外,PCB 具有固有的寄生效應(yīng),對(duì)整體電路板性能有益?通常,這種寄生效應(yīng)對(duì)于設(shè)計(jì)的功能不利?在設(shè)計(jì)耗除 ESD 的電路時(shí),電感是需要考慮的重要寄生因素?因?yàn)?參閱下文“注釋 1”)VESD =Vbr_TVS + RDYN(TVS) IESD + L(dIESD/dt),且術(shù)語(yǔ) dIESD/dt 非常大,ESD 事件中的強(qiáng)制電流將導(dǎo)致任何電感上的大電壓降?例如,在 IEC 61000-4-2 指定的 8kV ESD 事件中,dIESD/dt = (30A)/(0.8×10^(-9) s) = 4 × 10^10A/s?所以即便只有 0.25nH 的電感,也會(huì)給系統(tǒng)帶來(lái)額外的 10V 電壓?

圖 2-1 中顯示了四個(gè)寄生電感器:L1 和 L2 是 ESD 源(通常是一個(gè)連接器)和 TVS 之間電路中的電感,L3 是TVS 和接地端之間的電感,L4 是 TVS 和受保護(hù) IC 之間的電感?

在不考慮過孔的情況下,電感器 L1 和 L4 通常取決于設(shè)計(jì)約束,如阻抗控制的信號(hào)線?然而,通過使 L4 遠(yuǎn)大于 L1, IESD 仍可以“轉(zhuǎn)向”到 TVS?通過在 PCB設(shè)計(jì)規(guī)則允許的情況下將 TVS 布放到接近到 ESD 源的位置,同時(shí)使受保護(hù) IC 遠(yuǎn)離 TVS(例如接近 PCB 中間)來(lái)實(shí)現(xiàn)這一點(diǎn)?這可以有效產(chǎn)生 L4 >> L1 的效果,幫助將 IESD 分流到 TVS?靠近連接器布放 TVS 也會(huì)減輕輻射進(jìn)系統(tǒng)中的 EMI?在設(shè)計(jì)良好的系統(tǒng)中, L2 處的電感器是不應(yīng)該存在的?這表示 TVS 和受保護(hù)線路之間存在殘樁?應(yīng)避免這種設(shè)計(jì)做法?受保護(hù)線路應(yīng)直接從 ESD 源連接到 TVS 的引腳,理想情況是路徑上沒有過孔?L3處的電感器表示 TVS 和接地端之間的電感?該電感值應(yīng)盡可能地降低,并且可能是影響 VESD 的最主要寄生效應(yīng)?

提供給“受保護(hù)線路”節(jié)點(diǎn)的電壓將為 VESD = Vbr_TVS + IESD RDYN(TVS) + (L2 + L3)(dIESD/dt)?因此 PCB 設(shè)計(jì)人員需要盡可能減少 L3 并消除 L2?

盡可能減少 L3 的方法在節(jié)2.4中進(jìn)行了介紹?盡可能減少 L1 的方法在節(jié) 2.2 和節(jié) 2.3 中進(jìn)行了介紹?

小結(jié)

•盡可能減小 ESD 源與通過 TVS 的接地路徑之間的電感

•在設(shè)計(jì)規(guī)則允許的情況下,將 TVS 放置在連接器附近

•使受保護(hù) IC 與 TVS 之間的距離遠(yuǎn)遠(yuǎn)超過 TVS 到連接器的距離

•請(qǐng)勿在 TVS 和受保護(hù)線路之間使用殘樁,直接從 ESD 源布線到 TVS

•盡可能減小 TVS 與接地之間的電感至關(guān)重要

2.2?限制 ESD 帶來(lái)的 EMI

如果沒有適當(dāng)?shù)囊种撇襟E,像具有高 di/dt 的 ESD 這樣的快速瞬變可能會(huì)導(dǎo)致 EMI?對(duì)于 ESD,主要輻射源將位于ESD源和TVS之間的電路中?因此,PCB 設(shè)計(jì)人員應(yīng)當(dāng)考慮將此區(qū)域設(shè)置為未受保護(hù) PCB 布線的排除區(qū)域,因?yàn)樗赡芡ㄟ^直接接觸 IC 或?qū)⒏?nbsp;EMI 帶入系統(tǒng)進(jìn)而輻射更多 EMI,從而導(dǎo)致系統(tǒng)損壞?即便 L1 處沒有電感(如圖 2-1 所示),ESD 期間快速變化的電場(chǎng)也會(huì)耦合到附近的電路上,從而在意外的電路上產(chǎn)生不需要的電壓?L1 的任何電感都會(huì)放大 EMI?

圖 2-2 顯示了 ESD 源與 TVS 之間一條臨近受保護(hù)線路的無(wú)保護(hù)線路?應(yīng)避免這種做法?在 ESD 事件中,ESD源與 TVS 之間將有很大的 dIESD/dt?此路徑上的布線將輻射 EMI,而所有附近布線都會(huì)產(chǎn)生由 EMI 感應(yīng)的電流?如果這些布線沒有 TVS 保護(hù),無(wú)保護(hù)線路中的感應(yīng)電流可能導(dǎo)致系統(tǒng)損壞?

如果 ESD 源與 TVS 之間的受保護(hù)線路有任何過孔,這些原則同樣適用于過孔穿過的任何層,無(wú)保護(hù)線路不應(yīng)當(dāng)臨近過孔?

PCB 布局的另一方面是考慮 ESD 源與 TVS 之間拐角的樣式?拐角往往會(huì)在 IESD 期間輻射 EMI?從 ESD 源到TVS 的最佳布線方法是使用盡可能短的直線路徑?除了降低 IESD 接地路徑中的阻抗,縮短此路徑的長(zhǎng)度也能減少在系統(tǒng)內(nèi)部輻射的 EMI?如果需要拐角,則應(yīng)以最大半徑彎曲走線,如果 PCB 技術(shù)不允許彎曲布線,則 45° 拐角是最大角度?

在圖 2-3 中,注意對(duì)于 90° 拐角,該拐角是一個(gè)重大的 EMI 來(lái)源?該拐角處的電場(chǎng)至少有 7kV?這會(huì)使任何小于2.6mm 的半徑(在空氣中)產(chǎn)生電弧(離子化)?45° 曲線的 EMI 則不那么明顯?為進(jìn)一步顯示拐角樣式的影響,圖 2-4 繪制了采用這三種拐角類型的平行布線間產(chǎn)生的串?dāng)_?90° 拐角的耦合高于其他拐角,尤其是在 ESD頻率成分區(qū)域?

小結(jié)

•請(qǐng)勿在 ESD 源和 TVS 之間的區(qū)域中布置未受保護(hù)的電路?

•在設(shè)計(jì)規(guī)則允許的情況下,將 TVS 放置在連接器附近?

•如果可能,在 ESD 源和 TVS 之間使用直線布線?

•如果必須使用拐角,應(yīng)首選曲線,可接受的最大角度為 45°?

2.3?通過過孔進(jìn)行布線

最好是在 PCB 上從 ESD 源布線到 TVS,而不用通過過孔切換層?圖 2-5 顯示了兩個(gè)示例?在第 1 種情況中,ESD 源與 TVS 之間沒有過孔,所以 IESD 會(huì)被迫進(jìn)入 TVS 保護(hù)引腳,然后經(jīng)由過孔到達(dá)受保護(hù)的 IC?在這種情況下,過孔由 L4 表示(圖 2-1 中)?在第 2 種情況中,IESD 在受保護(hù) IC 和過孔之間分支并到達(dá) TVS 保護(hù)引腳?在這種情況下,過孔由 L2 表示(圖 2-1 中)?應(yīng)避免這種做法?過孔的電感位于 TVS 和從 ESD 源到受保護(hù) IC的路徑之間?這樣就有兩種不利影響:因?yàn)殡娏鲿?huì)尋找阻抗最小的接地路徑,受保護(hù) IC 可能受到 IESD 中電流的沖擊,任何通過過孔的電流都會(huì)增加提供給受保護(hù) IC 的電壓 L VIA(dIESD/dt)?

在有些情況下,設(shè)計(jì)人員別無(wú)選擇,只能將 TVS 放在與 ESD 源不同的層上?圖 2-6 展示了第 3 種情況,這是第2 種情況的一種變體?在第 3 種情況中,在 IESD 與受保護(hù) IC 建立路徑之前,IESD 會(huì)被迫進(jìn)入 TVS 的保護(hù)引腳?這對(duì)第 2 種情況來(lái)說(shuō)是可以接受的折中方案?

這三種情況代表了在 ESD 源與受保護(hù) IC 之間使用過孔的示例?最好避免采用這種做法,但如有必要,則第 1 種情況是優(yōu)選方法,應(yīng)避免第 2 種情況,如果沒有替代方法時(shí),則可接受第 3 種情況?

小結(jié)

•如果可能,避免 ESD 源和 TVS 之間的過孔

•如果在 ESD 源和受保護(hù) IC 之間需要過孔,請(qǐng)?jiān)谑褂眠^孔之前直接從 ESD 源布線到 TVS

2.4?優(yōu)化 ESD 的接地方案

僅當(dāng) TVS 具有極低電感的接地路徑時(shí),成功消除ESD源和TVS之間的所有寄生電感才會(huì)有效?TVS 接地引腳應(yīng)連接到同一層的接地平面,且該接地平面與直接相鄰層上的另一個(gè)接地平面耦合?這些接地平面應(yīng)通過過孔拼接在一起,其中一個(gè)過孔緊鄰 TVS 的接地引腳(參閱圖 2-8)?

圖 2-7 顯示了單通道 TVS 周圍的 PCB 電感(如前文圖 2-1 中所示)?本節(jié)僅考慮 L3 處的電感?請(qǐng)注意,在消除L2 的情況下,在 ESD 事件期間提供給受保護(hù) IC 的電壓將為 VESD = Vbr_TVS + IESD RDYN(TVS) + L3(dIESD/dt),而在 8kV 下,dIESD/dt = 4 × 10^10?顯然,L3 必須盡可能地降低?

為了降低 L3,TVS 接地引腳最好直接連接到耦合的接地平面?圖 2-8 展示了連接到頂層接地平面的 TVS 的接地焊盤?這里有四個(gè)拼接過孔,將頂層接地平面與內(nèi)部接地平面連接?根據(jù)層數(shù)和電路板設(shè)計(jì),這些過孔可能連接到多個(gè)接地平面層?接地機(jī)箱螺栓位置也非常接近 TVS 接地焊盤?類似這種的接地方案會(huì)為 L3 帶來(lái)極低的接地阻抗?

因?yàn)榉庋b類型,圖 2-8 與某些類型的 TVS 無(wú)關(guān)?采用 BGA 封裝且接地引腳被其他引腳圍繞的 TVS 需要通過過孔連接一個(gè)內(nèi)部接地平面,最好是多個(gè)耦合的接地平面?圖 2-9 展示了一個(gè)具有這種接地引腳的 TVS?

需要構(gòu)建過孔以提供盡可能小的阻抗?由于趨膚效應(yīng),最大化 GND 過孔的表面區(qū)域可以將接地路徑的阻抗最小化?因此,使過孔焊盤直徑和過孔鉆取直徑盡可能大,從而使過孔表面外部和內(nèi)部的表面積最大化?接地平面在GND 過孔的臨近區(qū)域內(nèi)不應(yīng)斷開?如果可能,將 GND 過孔與多個(gè)層上的接地平面連接,以盡可能減少阻抗?GND 過孔應(yīng)使用非導(dǎo)電填充物(如樹脂)而不是導(dǎo)電填充物填充,目的是保留由鉆孔產(chǎn)生的過孔內(nèi)部的表面積?GND 過孔應(yīng)當(dāng)電鍍?cè)?nbsp;SMD 焊盤上?GND 過孔和非接地平面(例如電源平面)之間的間隙應(yīng)保持最小?這會(huì)增加電容,而電容可以降低阻抗?

3?結(jié)論

只要采用適當(dāng)?shù)募夹g(shù)就能成功地在系統(tǒng)中設(shè)計(jì) ESD 保護(hù)?按照這些 ESD 布局指南概要操作將確保 TVS 具有耗散ESD 的最佳條件?

總結(jié):

•控制 TVS 周圍的阻抗以耗散 ESD 電流 IESD:

– 盡可能減小 ESD 源與通過 TVS 的接地路徑之間的電感

– 在設(shè)計(jì)規(guī)則允許的情況下,將 TVS 放置在連接器附近

– 使受保護(hù)的 IC 與 TVS 之間的距離遠(yuǎn)遠(yuǎn)超過 TVS 到連接器的距離?

– 請(qǐng)勿在 TVS 和受保護(hù)線路之間使用殘樁,直接從 ESD 源布線到 TVS

– 盡可能減小 TVS 與接地之間的電感至關(guān)重要

•限制 EMI 對(duì)未受保護(hù)的電路的影響:

– 請(qǐng)勿在 ESD 源和 TVS 之間的區(qū)域中布放未受保護(hù)的電路

– 在設(shè)計(jì)規(guī)則允許的情況下,將 TVS 放置在連接器附近